Intel Pentium II

Процессор Pentium II

🕛 16.06.2008, 14:02

# 7 мая 1997 года
# 7,5 миллиона транзисторов
# 233 - 450 MHz (66-100 MHz шина)
# кеш L1 32 KB (16+16, кеш L2 512KB - 2MB

Первые Processorы Pentium II (до выпуска они имели кодовое название Klamath), появившиеся весной 1997 года, насчитывали около 7,5 млн транзисторов только в Processorном ядре и выполнялись по технологии 0,35 мкм. Они имели тактовые частоты ядра 233, 266 и 300 МГц при частоте системной шины 66,6 МГц. При этом вторичный кэш работал на половинной частоте ядра и кэшировал только первые 512 Мбайт пространства памяти. Для этих Processorов был разработан слот 1, по составу сигналов сильно напоминающий сокет 8 для Pentium Pro. Однако слот 1 позволяет объединять лишь пару Processorов для реализации симметричной мультиProcessorной системы либо системы с избыточным контролем функциональности (FRC). Так что этот Processor представляет собой более быстрый Pentium Pro с поддержкой MMX, но с урезанный поддержкой мультипроцессирования.

Processorы Pentium II сочетают архитектуру Pentium Pro с технологией MMX. По сравнению с Pentium Pro удвоен размер первичного кэша (16+16 Кбайт), размер вторичного кэша варьируется от 0 до 2 Мбайт. В Processorе используется новая технология корпусов - картридж с печатным краевым разъемом, на который выведена системная шина (Single Edge Contact Cartridge - SECC). На картридже размером 14 x 6,2 x 1,6 см установлена микросхема ядра Processorа (CPU Core), несколько микросхем, реализующих вторичный кэш, и вспомогательные дискретные элементы (резисторы и конденсаторы). Снятие вторичного кэша с микросхемы Processorа позволяет использовать для кэш-памяти и памяти тегов микросхемы сторонних производителей, специализирующихся на выпуске сверхбыстродействующей памяти. Объем вторичного кэша определяется емкостью и числом установленных микросхем памяти. В то же время сохраняется независимость шины вторичной кэш-памяти, которая тесно связана с ядром Processorа собственной локальной шиной.

Следующее поколение Pentium II, имевшее кодовое название Deshutes, появилось в 1998 году и выполнялось уже по технологии 0,25 мкм. Это позволило поднять тактовую частоту (чем мельче элементы, тем меньше они рассеивают мощность, что особенно критично на высоких частотах). Processor на 333 МГц имеет частоту шины 66,6 МГц, а Processorы на 350 и выше уже имеют частоту системной шины 100 МГц. Для работы на такой частоте эффективна оперативная память на микросхемах SDRAM (синхронная динамическая память), у которой в середине пакетного цикла данные передаются в каждом такте. Эти Processorы также устанавливаются в слот 1 (опять-таки не более двух в системе). Начиная с Processorов 350 МГц объем памяти, кэшируемой на L2, увеличили до 4 Гбайт.

Для "самых простых" компьютеров по той же 0,25 мкм-технологии Анонсировали облегченный вариант Processorа, названный Celeron. Первые Processorы Celeron имели частоты ядра 266 и 300 МГц (частота шины - 66 МГц). Вторичный кэш исключен, что заметно отразилось на производительности (системные платы для слота 1 вторичного кэша, естественно, не имеют). При падении цен на системные платы и дешевизне самого Celeron машина начального уровня оказывается действительно недорогой. Современные Processorы Celeron, начиная с модели Celeron 300A (с частотой 300 МГц), имеют небольшой (128 Кбайт) вторичный кэш, установленный на кристалле ядра и работающий уже на полной частоте ядра. Эти Processorы известны также под названием Mendocino. Кроме широко известных особенностей вторичного кэша (либо его нет, либо 128 К), Processor Celeron от Pentium II имеет следующие отличия:
# Разрядность шины адреса сокращена с 36 до 32 бит (адресуемая память - 4 Гбайт).
# Контроль паритета шины адреса и шины запроса, ECC-контроль шины данных и контроль неисправимых ошибок шины а также сигнал инициализации шины отсутствует.
# Processorы предназначены только для одиночных конфигураций: для функционально-избыточного контроля не хватает сигнала FRCERR#, а из сигналов запроса шины остался только BR0#, что не позволяет использовать симметричные двухProcessorные конфигурации. Правда, умельцы нашли сигнал BR1# и на кристалла ядра в упаковке SEPP, и в корпусе PPGA (здесь его достать совсем просто), что позволяет использовать Celeron в двухProcessorных системах.
# Коэффициенты умножения частоты, по крайней мере официально, фиксированы - сигналы LINT[0:1]#, A20M# и IGNNE# в качестве задатчиков коэффициента умножения частоты во время действия RESET# в информационном листке не фигурируют.

Для мощных компьютеров предназначено семейство Xeon. Для них ввели новый слот 2, который (вместе с интерфейсом нового Processorа) позволяет строить как избыточные системы с FRC, так и симметричные 1-, 2-, 4- и даже 8-Processorные системы. Частота шины - 100 МГц, частота ядра - 400 МГц и выше, вторичный кэш, как и в Pentium Pro, работает на частоте ядра. Объем вторичного кэша - 512 Кбайт, 1 или 2 Мбайт при кэшировании до 64 Гбайт (все адресное пространство при 36-битной адресации). Processorы Xeon отличаются не только большей мощностью, но и большими размерами - 15,2 x 12,7 x 1,9 см.

Processorы Xeon имеют новые средства хранения системной информации. Постоянная (только для чтения) память Processorной информации PIROM (Processor Information ROM) хранит такие данные, как электрические спецификации ядра Processorа и кэш-памяти (диапазоны частот и питающих напряжений), S-спецификацию и серийный 64-битный номер Processorа. По инструкции идентификации CPUID такая информация недоступна. Энергонезависимая память Scratch EEPROM предназначена для занесения системной информации поставщиком Processorа (или компьютера с этим Processorом) и может быть защищена от последующей записи. Processor оборудован термодатчиком (термодиод на кристалле ядра) с программируемым устройством контроля температуры. Это устройство имеет аналого-цифровой преобразователь, калибруемый по термодиоду конкретного Processorа на этапе тестирования картриджа. Константа настройки термометра заносится в PIROM. Устройство термоконтроля программируется - задается частота преобразований и пороги температуры, по достижении которых вырабатывается сигнал прерывания. Для взаимодействия с PIROM, Scratch EEPROM и устройством термоконтроля Processor имеет дополнительную последовательную шину SMBus (System Management Bus), основанную на интерфейсе I2C.