Stfw.RuКроме того PHY регистры содержат информацию VendorlD и ProductID, позволяющие определить тип устройства и иденцифицировать драйвер, который необходимо использовать для него. В следующей таблице приводится полный список регистров версии стандарта 1394а (1394-1995 имеет существенные отличия, соответствующие данные приводятся в конце этого раздела), функциональность некоторых из них подробно мы не обсуждаем. Байт со смещением 0x110 зарезервирован и не используется, пары регистров (Extended и Total_ports, Maxspeed и Repeater Delay, Pageselect и Portselect) разделены внутри своих байтов одним неиспользуемым битом. Для каждого регистра начиннающегося на границе байта в таблице приведено смещение этого байта.
PezucmpPHY IEEE1394a Запись/ чтение Цлин a (bit) Описание
Physical Ш R 6 В процессе Self identification сюда заносится адрес устройства (смещение 0000)
R R 1 В процессе Self identification сюда заносится признак гого, что устройство является корневым узлом.
PS R 1 Power status - уровень PHY устанавливает этот бит если обнаружено подходящее питающее напряжение на шине 7.5-33 вольт.
RHB R/W 1 Root Hold Off- может быть установлен специальным конфигурационным PHY пакетом и заставляет устройство задержать свое участие в конкурировании за роль корневого узла. Назначение этой возможности обсуждалось в главе про Tree identification, (смещение 0001)
IBR R/W 1 Initiate Bus reset - установка этого бита начинает процесс перезагрузки шины, через 166 микросекунд бит автоматически сбрасывается.
Gapcount R/W 6 По умолчанию после bus reset содержит значение 63. Интервал Gap используется для оптимизации передачи по шине при разных временах задержки в кабеле. Узлы bus manager и isochronous manager могут изменить значение, записанное в этом регистре.
Extended R 3 Значение 7 в этом регистре указывает на то, что используется расширенный формат регистров.(смещение 0010)
Total_ports R 4 Количество портов, реализованных в данном узле.
Max_speed R 3 Максимальная скорость, поддерживаемая узлом.(смещение 0011)
Repeater Delay R 4 Худшее время задержки репитора, выражаемая как 144+(delay*20)ns.
Link active R/W 1 Может быть программно переписан, PHY использует этот регистр для broadcast(cMenieHHe 0100)
Contend R/W 1 Contender - может быть изменен программно, очищается при перезагрузке шины.
Repeater Delay Jitter R 3 Разница времен максимального и минимального времени задержки репитора, вычисляемая по формуле: (jitter+l)*20ns
Power Class R/W 3 Это значение передается в SelflD пакете, указывает тип устройства по отношению к получению и подаче питания на шине.
Resumeint R/W 1 При установке этог бита узел обязан установить Port event бит, если порт находился в состоянии suspend и вывести порт из этого состояния(смещение 0101)
PezucmpPHY IEEE1394a Запись/ чтение Цлин a (bit) Описание
ISBR R/W 1 Initiate Short Bus Reset - при установке вызывает так называемую короткую перезагрузку шины, (использующую механизм арбитража). После перезагрузки автоматически сбрасывается.
Loop R/WC 1 Получает значение 1 в случае обнаружения петель в гопологии шины, обнаруживаемых по истечению гаймаута в процесе Tree Identification. Может быть сброшен записью 1.
Power Fail R/WC 1 Получает значение 1 если питающее напряжение шины падает ниже 7.5 вольт. Может быть сброшен записью 1.
Timeout R/WC 1 Указывает на истечение таймаута автомата арбитража (200-400 микросекунд).Может быть сброшен записью 1.
Portevent R/W 1 Устанавливается аппаратно при обнаружении изменения величины электрического смещения порта, подсоединения, перехода в состояние disabled или fault в случае если установлен бит Int Enabled. Также устанавливается в случае resume если установлен бит Resumeint.
Enabaccel R/W 1 Разрешает ускоренный арбитраж если это расширение поддерживается.
Enab multi R/W 1 Разрешает конкатенацию пакетов разных скоростей.
Pageselect R/W 3 Выбирает регистровую страницу
000 страница порта, указанного в Port select
001 страница VendorlD
111 страница Vendor dependent
(смещение 0111)
Portselect R/W 4 Указывает к какому порту будет относиться страница выбранная Page select
Страница порта содержит информацию относящуюся к состоянию выбранного
(при помощи регистра 5ort sele ct) порта устройства.
Регистр страницы порта Длина (bit) Чтени
е/запис
ь Описание
AStat 2 Состояние выходов пары сигнальных проводов ТРА 11="г",01="1",10="0",00='Тпуа11с1".(смещение 1000)
BStat 2 Аналогично Astat, но для ТРВ.
Ch 1 1-Child port, 0-Parent port.
Con 1 1 - порт подсоединен, 0 - порт свободен
Регистр страницы порта Длина (bit) Чтени
е/запис
ь Описание
Bias 1 Установлен в 1 если входные цепи обнаруживают электрическое смещение.
Disabled 1 Установлен в 1 если порт запрещен
Negotiated speed 3 Максимальная скорость для данного порта, кодируется так же как и содержимое регистра Max speed.(cMeineHne 1001)
Int Enable 1 Разрешает регистр Port event если установлено в 1 (реакция на события Connected, Bias, Disabled, Fault)
Fault 1
Страница VendorlD содержит следующую информацию:
1. Со смещением 1000 -битовый Compiancelevel уровень поддерживаемого стандарта (0 -не указан, 1 - 1394а, остальные значения для следующих версий).
2. Со смещением 1010 находится 24 битовое значение VendorlD.
3. Со смещением 1101 так же 24 битовое значение ProductID
Формат и содержание восьми регистров страницы Vendor dependent определяется производителем.
Для PHY регистров установлен страничный режим адресации, в зависимости от значения занесенного в регистр Pageselect область сосмещениями 0x1000-0x1111,следующая сразу за Portselect, представляет одну из трех восьмирегистровых страниц: Port Status Page, Vendor Identification Page, Vendor-dependant information page. Каждый регистр на этих страницах имеет длину в один байт.
