Информационные технологииStfw.Ru 🔍
🕛

Определение времени выполнения операции микропроцессорным устройством

Определение времени выполнения операций проводится по методике изло¬женной в 2. На рис. Ш приведена упрощенная структурная схема обра¬батывающего блока микропроцессора, выполненного на МПК.
Определение времени выполнения операций проводится по методике изложенной в [2]. На рис. Ш приведена упрощенная структурная схема обрабатывающего блока микропроцессора, выполненного на МПК. БИС серии КМ1804. Обрабатывающая часть состоит из четырех микропроцессорных секций (МПС1 - МПС4) типа КМ1804ВС1. Для повышения быстродействия выполнения арифметических операций используется схема ускоренного переноса (СУП) типа КМ1804ВР1. Регистры входных и выходных данных (РгВх, РгВых), регистры команд (РгК), микрокоманд (РгМк) и слова состояния процессора (РгССП) реализованы на 4-разрядном параллельном регистре КМ1804ИР1.
Мультиплексоры входов адреса А и В МА (В) служат для соединения входов МПС с соответствующими полями РгК, содержащими адреса регистров общего назначения (РОН) МПС, а также с полями А и В РгМк, содержащих фиксированные адреса. Мультиплексоры левого и правого сдвига (МЛС) и (МПрС) обеспечивают коммутацию информации на выводах сдвига МПС. Мультиплексор входного переноса (МВП) осуществляет соединение входов переноса младшей (первой) МПС1 и СУП либо с 1, либо с 0, либо с сигналом переноса с РгССП. Мультиплексоры РгССП (МССП) обеспечивают загрузку регистра.
Для организации 16-разрядного обрабатывающего блока использовались четыре 4-разрядных МПС. При этом выводы адресов РОН А и В, кода микрокоманды I и сигнал включения выводов с тремя состояниями ОЕ объединяются параллельно. Последовательно включены выводы PRO, PG0, РЯЗ, Pdr на которых сигналы возникают при выполнении операции сдвига перед записью в РОН или регистр результатов МПС.
Формирование сигналов переноса осуществляется с помощью СУП, выходы которой СХ, CY, CZ, подключены к входу переноса СО МПС2 - МПС4. На входы СУП Р0 - Р2, G0 - G2 подаются сигналы переноса с выводов Р, G МПС1 - МПС4. Входные и выходные данные В и У объединяются в 16-разрядные магистрали и через соответствующие регистры подключаются к шине данных ШД. Сигналами состояния обрабатывающего блока являются соответствующие сигналы старшей МПС (МПС4): F3 - знаковый разряд блока;: OVR - сигнал переполнения; С4 - вывод переноса из блока. Значение сигнала-переполнения определяется операцией «исключающее ИЛИ» над сигналами с выводов OVR и F3. Результат этой операции подается на МПрС, его единичное значение показывает, что результат арифметической операции в дополнительном коде занял знаковый разряд. Выходы с открытым коллектором Z всех МПС объединяются и через общую нагрузку подключаются к источнику питания.
Приведенный на рис. П1 обрабатывающий блок микропроцессора выполняет команды микро-ЭВМ «Электроника-бО». Все микросхемы блока синхронизируются от одного источника тактовых сигналов. Запись информации во-внешние регистры (РгК, РгМК, РгВх, РгВых, РгССП) производится по положительному фронту тактового сигнала (этот сигнал для упрощения схемы на рис. П1 не показан).

П1. Структурная схема обрабатывающего блока микропроцессора

Определение времени выполнения операций осуществляется следующим, ебразом:
1. Для каждой операции определяются источники и приемники информации, а также функциональные узлы, через которые проходят сигналы при распространении от источников к приемникам.
2. Все функциональные узлы, участвующие в распространении сигнала (включая приемники и источники), представляются ориентированным графом. Вершинами графа являются функциональные узлы, а дуги указывают последовательность прохождения сигнала при его распространении от источников к приемникам. Каждой вершине графа ставится в соответствие некоторое значение ее веса, равное времени задержки распространения сигнала через соответствующий функциональный узел. Полученная модель во многом аналогична графовой модели программы, рассмотренной в § 3.2 для случая аппаратной реализации операторов программы. Отличие заключается в том, что в § 3.2 каждой дуге графа ставилось в соответствие некоторое значение pi, - вероятности выполнения j-го шага программы после 1-го. В модели, рассматриваемой в [12], эта вероятность не учитывается, поскольку модель фиксируется для каждой операции, а значит, достоверно известны все функциональные узлы, участвующие в выполнении той или иной конкретной операции. Для более общего случая, если бы задача состояла в определении самой медленной операции из некоторой группы, учет значений p,j при таком подходе был бы необходим.
3. Определяется минимальная длительность операции, которая равна пути графа от источника к приемнику информации, имеющему максимальную длину.
Для определения длительности операции можно использовать выражение (3.6) для случая fi = 1, 1=1, n, где n - число вершин графа. Для определения времени выполнения сложных операций с учетом задержек прохождения сигнала в микропрограммном блоке управления, когда графовая модель может содержать несколько сотен вершин, решение этой задачи целесообразно формализовать. Алгоритмы поиска путей максимальной длины графа рассмотрены в [51, 52].
Для иллюстрации приведенной выше методики рассмотрим определение времени выполнения обрабатывающим блоком (см. рис. Ш) логической операции без сдвига. Допустим, что источником операнда является РгВх, источником микрокоманды для МПС и управляющих сигналов для мультиплексоров - РгМК. Приемниками информации являются: РгВых, РОН МПС и РгССП. На рис. П2 изображен граф распространения сигналов от источников к приемникам. В вершинах показаны функциональные узлы прохождения сигналов и выполняемые микрооперации. В табл. П1 даны значения веса вершин, равные задержкам распространения и времени установки сигнала в данном функциональном узле. Число путей, которые начинаются от источников информации, равно 15; 11 путей начинается от РгМК, т. е. от момента прихода на регистр тактового сигнала Т. Пути 12 - 15 начинаются с момента прихода тактового сигнала Т на РгВх. В табл. П2 приведены состав путей распространения сигналов и результаты расчета их длительностей.

П.2. Граф распространения сигналов

Из табл. П2 определим максимальную задержку сигнала или его критический путь, длительность которого равна 155 не. Этот путь начинается с записи по фронту тактирующего импульса Т кода микрокоманды в РгМК (задержка распространения сигнала T-+-Q). Далее он включает задержки: срабатывания мультиплексора MA (В) (I->Y); формирования МПС сигналов F3, Z, срабатывания МССП и установки РгССП.

Таблица Ш

Таблица П2
«Функциональный узел Микрооперация Задержка сигнала, не


1 2 3 4 5 6 7
РгМК T->Q 10 10 10 10 10 10 10
МА(В) C,I->Y - 20 20 20 20 -
МПС Уст. I 85 - - - - -
МПС I->F3, Z - - - - - 70
мпс Уст. А, В - 110 - - - -
мпс Чтение (опера- - - 110 - -
ция), запись - - - - -
мпс A, B->F3, Z - - - 100 -
мпс A, B->Y - - - - 85
мссп
РгССП Уст. Ъ - - - 20 - 20 20





5

5
РгВых Уст. D - - -
5

Общая задержка сигнала, не 95 140 140 155 120 105 35
РгМК 10 10 10 10 - - _ -
РгВх T-+Q, Y - - - - 10 10 10 -
МПС T-+Y - - - - - - - 65
МПС I, OE->Y 60 - - - - - - -
РгВх OE->Y - 20 20 20 - - - -
МПС Уст. D - 75 - - 75 - - -
МПС D->F3, Z - - 60 - - 60 - -
МПС D->Y - - - 50 - - 50 -
мссп C->Y - - 20 - - 20 - -
РгССП Уст. D - - 5 - - 5 - -
РгВых Уст. D 5 - - 5 - - 5 5
Общая задержка сигна-ла, НС 75 105 115 85 85 95 65 70

Итак, длительность выполнения логических операций без сдвига обрабатывающим блоком, представленным на рис. Ш, равна 155 не. В [12] приведены результаты определения длительности выполнения других операций, в том числе арифметических операций без сдвига, логических операций со сдвигом, арифметических операций со сдвигом, операций загрузки и чтения РгССП.

Также по теме:
Новые программы для Windows, Linux и Android.