Регистры блока синхронизации

┌─────────────────────────────────────┬────────────┬───────────────┐ │ Наименование │ Порт │ Индекс │ ├─────────────────────────────────────┼────────────┼───────────────┤ │ Адресный │ 3C4 │ │ │ (Address) │ │ │ │ Инициализации │ 3C5 │ 00 │ │ (Reset) │ │ │ │ Тактового режима │ 3C5 │ 01 │ │ (Clocking mode) │ │ │ │ Маски битовой плоскости │ 3C5 │ 02 │ │ (Map mask) │ │ │ │ Выбора набора символов │ 3C5 │ 03 │ │ (Character map select) │ │ │ │ Режима использования памяти │ 3C5 │ 04 │ │ (Memory mode) │ │ │ └─────────────────────────────────────┴────────────┴───────────────┘


Адресный регистр блока синхронизации
Адресный регистр, указывающий на один из регистров блока синх ронизации, расположенный по адресу 3С4. В этот регистр загружается двоичный номер регистра блока синхронизации, в который будет произ водится запись. Номера регистров, помещаесые в адресный регистр представлены в поле "Индекс" приведенной выше таблицы. ┌──────────────────────────────────────────────────────────────────┐ │ Формат адресного регистра блока синхронизации │ ├──────────────────────────────────────────────────────────────────┤ │Биты 7 6 5 4 3 2 1 0 │ │ │ │ │ │ └─┴─┴─┴──> Адрес │ │ └─┴─┴─┴──────────> Не используются │ └──────────────────────────────────────────────────────────────────┘
Бит0Бит3 Биты адреса регистра блока синхронизации двоичный номер регистра блока синхронизации в который будет производится запись.
  Регистр инициализации
Регистр типа "только запись". Для доступа к этому регистру зна чение адресного регистра должно быть равным 0. Адрес порта вывода регистра инициализации 3C5.
┌──────────────────────────────────────────────────────────────────┐ │ Формат регистра инициализации │ ├──────────────────────────────────────────────────────────────────┤ │Биты 7 6 5 4 3 2 1 0 │ │ │ │ │ │ │ │ │ └──> Асинхронная инициализация │ │ │ │ │ │ │ │ └────> Синхронная инициализация │ │ └─┴─┴─┴─┴─┴──────> Не используются │ └──────────────────────────────────────────────────────────────────┘
Бит 0 Асинхронная инициализация логический 0 дает команду блоку синхронизации перейти в начальное состояние и остановиться. Если бит установлен в 0, все выходы пе реводятся в режим высокого сопротивления. Если данный бит установлен в 1, блок синхронизации продолжает функционирование до тех пор, пока бит 1 содержит ло гическую 1. Асинхронная инициализация блока управле ния может привести к потере данных в видеопамяти.
Бит 1 Синхронная инициализация логический 0 является ко мандой для блока синхронизации перейти в начальное состояние и прекратить функционирование. Для нормаль ного функционирования блока синхронизации биты 1 и 0 должны быть оба установлены в 1. Для сохранения со держимого памяти перед изменением значения регистра тактового режима инициализацию необходимо произво дить с помощью данного бита. Регистр тактового режима
Регистр типа "только запись". Для доступа к этому регистру зна чение адресного регистра должно быть равным 1. Адрес порта вывода регистра тактового режима 3C5. ┌──────────────────────────────────────────────────────────────────┐ │ Регистр тактового режима │ ├──────────────────────────────────────────────────────────────────┤ │Биты 7 6 5 4 3 2 1 0 │ │ │ │ │ │ │ │ │ └──> 8/9 точек │ │ │ │ │ │ │ │ └────> Интервал │ │ │ │ │ │ │ └──────> Режим загрузки регистров сдвига │ │ │ │ │ │ └────────> Частота генерации точек │ │ └─┴─┴─┴──────────> Не используются │ └──────────────────────────────────────────────────────────────────┘
  Бит 0 8/9 точечный размер символьной единицы времени (1 символьая единица времени соответствует выводу одной строки в растре символа и определяет необходимое ко личество точек в одной строке растра символа). Логи ческий 0 задает длину символьной единице равной 9 точкам; логическая 1 8 точкам. Единственный режим, в котором растр строки одного символа состоит из 9 точек монохромный алфавитноцифровой режим 7h. Во всех остальных случаях используется 8ми точечная символьная единица времени. Бит 1 Интервал времени для доступа к видеопамяти. Если задан логический 0, то доступ к видеопамяти со стороны кон троллера ЭЛТ осуществляется в течение 4 из 5 возможн ых циклов памяти. Если логическая 1 в течении 2 из 5 циклов памяти. Режимы среднего разрешения требуют чтения меньшего объема данных из видеобуфера при вы воде одной строки растра на экран. Это дает возмож ность процессору иметь больший интервал времени для доступа к видеопамяти. В режимах высокого разрешения для регенерации изображения на экране используются 4 из 5 циклов памяти.
Бит 2 Загрузка регистров сдвига. Если бит установлен в 0, регистры сдвига перегружаются каждый такт дли тельностью в символьную единицу времени. Если бит ус тановлен в 0, перегрузка производится каждый второй такт. Этот режим полезен в тех случаях, когда за один цикл считывается 16 бит с дальнейшим объединением в регистах сдвига. Бит 3 Частота генерации точек. Логический 0 соответствует частоте сигналов генерации точек на входе главного таймера блока синхронизации. Если установлена 1, час тота сигналов генерации точек уменьшается вдвое. Ввиду того, что все остальные тактовые сигналы формируются на основе сигналов генерации точек, частота этих сиг налов также соответственно изменяется. Уменьшенная в 2 раза частота применяется в режимах с разрешением 320 x 200 (0,1,4 и 5) в которых частота вывода точек 7Мгц ( 9 Мгц для режима Dh).
  Регистр маски битовой плоскости
Регистр типа "только запись". Для доступа к этому регистру зна чение адресного регистра должно быть равным 2. Адрес порта вывода регистра маски битовой плоскости 3C5. ┌──────────────────────────────────────────────────────────────────┐ │ Формат регистра маски битовой плоскости │ ├──────────────────────────────────────────────────────────────────┤ │Биты 7 6 5 4 3 2 1 0 │ │ │ │ │ │ │ │ │ └──> 1 разрешение изменения бит. плоскости 0 │ │ │ │ │ │ │ │ └────> 1 разрешение изменения бит. плоскости 1 │ │ │ │ │ │ │ └──────> 1 разрешение изменения бит. плоскости 2 │ │ │ │ │ │ └────────> 1 разрешение изменения бит. плоскости 3 │ │ └─┴─┴─┴──────────> Не используются │ └──────────────────────────────────────────────────────────────────┘ Бит0Бит3 Маскирование битовой плоскости логическая 1 в битах с 3 по 0 дает возможность изменения процессором соот ветствующей битовой плоскости. Если данный регистр со держит значение 0Fh, за одну операцию записи процессор записывет в видеопамять 32 бита (по 8 бит в каждую би товую плоскость). Это позволяет резко уменьшить заг рузку процессора при работе с видеопамятью в графичес ких режимах. Ускоряются также и операции сдвига данных на экране при записи данных из регистрафиксатора при выполнении последовательности операций чтениеизмене ниезапись. В режимах чет/нечет биты из каждой пары бит 0,1 и 2,3 должны содержать одинаковые значения.
Регистр выбора набора символов
Регистр типа "только запись". Для доступа к этому регистру зна чение адресного регистра должно быть равным 3. Адрес порта вывода регистра выбора набора символов 3C5. ┌──────────────────────────────────────────────────────────────────┐ │ Формат регистра выбора набора символов │ ├──────────────────────────────────────────────────────────────────┤ │Биты 7 6 5 4 3 2 1 0 │ │ │ │ │ │ │ │ └─┴──> Выбор набора символов B │ │ │ │ │ │ └─┴──────> Выбор набора символов A │ │ └─┴─┴─┴──────────> Не используются │ └──────────────────────────────────────────────────────────────────┘
Бит0Бит1 Выбор набора символов B для хранения таблицы шрифтов. Если бит 3 байта атрибутов символа равен 0, символь ные битовые плоскости выбираются согласно таблице.
 
┌────────┬─────────┬────────────────────────────────────────┐ │ Биты │Набор │ │ │ 1 0 │символов │ Расположение таблицы растров шрифтов │ ├────────┼─────────┼────────────────────────────────────────┤ │Значения│ │ │ │ 0 0 │ 0 │ Первые 8К плоскости 2 банка 0 │ │ 0 1 │ 1 │ Вторые 8К плоскости 2 банка 1 │ │ 1 0 │ 2 │ Третие 8К плоскости 2 банка 2 │ │ 1 1 │ 3 │ Четвертые 8К плоскости 2 банка 3 │ └────────┴─────────┴────────────────────────────────────────┘
Бит0Бит1 Выбор набора символов A для хранения таблицы шрифтов. Если бит 3 байта атрибутов символа равен 1, символь ные битовые плоскости выбираются согласно таблице. ┌────────┬─────────┬────────────────────────────────────────┐ │ Биты │Набор │ │ │ 3 2 │символов │ Расположение таблицы растров шрифтов │ ├────────┼─────────┼────────────────────────────────────────┤ │Значения│ │ │ │ 0 0 │ 0 │ Первые 8К плоскости 2 банка 0 │ │ 0 1 │ 1 │ Вторые 8К плоскости 2 банка 1 │ │ 1 0 │ 2 │ Третие 8К плоскости 2 банка 2 │ │ 1 1 │ 3 │ Четвертые 8К плоскости 2 банка 3 │ └────────┴─────────┴────────────────────────────────────────┘
В алфавитноцифровых режимах бит 3 байта атрибутов символа обыч но предназначен для управления яркостью фона знакоместа символа на экране. Назначение этого бита может быть изменено так, что он будет использоваться для выбора шрифта при выводе символа. Использование такого режима оправдано тогда, когда наборы символов A и B различа ются. Если они совпадают, возможность выбора шрифта не будет реали зована. Для обеспечения одновременной работы с двумя наборами симво лов, в бит 1 регистра режима использования памяти должна быть зане сена логическая 1 (признак того, что установлена плата расширения видеопамяти). В противном случае всегда выбирается банк 0.
Регистр режима использования памяти
Регистр типа "только запись". Для доступа к этому регистру зна чение адресного регистра должно быть равным 4. Адрес порта вывода регистра режима использования памяти 3C5. ┌──────────────────────────────────────────────────────────────────┐ │ Формат регистра режима использования памяти │ ├──────────────────────────────────────────────────────────────────┤ │Биты 7 6 5 4 3 2 1 0 │ │ │ │ │ │ │ │ │ └──> Алфавитноцифровой режим │ │ │ │ │ │ │ │ └────> Расширение видеопамяти │ │ │ │ │ │ │ └──────> Чет/нечет │ │ └─┴─┴─┴─┴────────> Не используются │ └──────────────────────────────────────────────────────────────────┘
 
Бит 0 Алфавитноцифровой режим. Логический 0 является признаком того, что адаптер функционирует в графическом режиме, ло гическая 1 адаптер функционирует в алфавитноцифровом режиме и используется генератор символов.
Бит 1 Наличие платы расширения видеопамяти логический 0 явля ется признаком отсутствия поаты расширения памяти, 1 признаком наличия дополнительной памяти, для доступа к которой используются адресные биты 14 и 15.
Бит 2 Чет/нечет. Если установлен логический 0, данные, направ ляемые по четным адресам попадают в битовые плоскости 0 и 2, а по нечетным в плоскости 1 и 3. Если установлена логическая 1, производится последовательный доступ к бай там битовой плоскости. Доступ к плоскостям выполняется в соответствии со значениями в регистре маскирования бито вых плоскостей.
 

EGA   Теги:



Редакция портала:

Благодарим за просмотр этой информации на нашем компьютерном портале. Надеемся, что обзор Регистры блока синхронизации, в разделе EGA вам понравился. Есть небольшая рекомендация, если вы хотите быть в курсе всех событий сферы информационных технологий, то рекомендуем зарегистрироваться на портале www.stfw.ru.


Живая лента

•  The Walking Dead: The Final Season – недетские игры - 18.08.2018: STFW.Ru: Клементина выросла на наших глазах. Мы помним ее маленькой испуганной


•  Обзор беспроводных наушников Huawei FreeBuds - 18.08.2018: STFW.Ru: Постепенное исчезновение из смартфонов 3,5 мм разъёма для наушников


•  Huawei Y6 Prime 2018: бюджетный смартфон с расширенными возможностями - 18.08.2018: STFW.Ru: Каждый год приносит новые тенденции в эволюции мобильных телефонов. И, на


•  Еще шесть украинских банков начали поддерживать платежный сервис Garmin Pay - 18.08.2018: STFW.Ru: Запуск Google Pay и Apple Pay показал, что украинские банки не слишком-то торопятся


•  Доступ к 4G-сети от оператора lifecell получили более 20 миллионов украинцев - 18.08.2018: STFW.Ru: Оператор мобильной связи lifecell сообщил, что ему удалось охватить 4G-сетью в


•  В Humble Bundle бесплатно раздают приключенческий симулятор шпиона Orwell - 18.08.2018: STFW.Ru: Сервис цифровой дистрибуции Humble Bundle очередной раз предлагает своим